Lines Matching refs:regs
3390 base_reg = ((int8_t*)ctx->regs)[base_reg_ref];
3409 index_reg = ((int8_t*)ctx->regs)[index_reg_ref];
3446 reg = ctx->regs[ref][2];
3694 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
3695 ir_reg op1_reg = ctx->regs[def][1];
3696 ir_reg op2_reg = ctx->regs[def][2];
3809 if (IR_REG_SPILLED(ctx->regs[def][0])) {
3821 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
3822 ir_reg op1_reg = ctx->regs[def][1];
3858 if (IR_REG_SPILLED(ctx->regs[def][0])) {
3870 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
3871 ir_reg op1_reg = ctx->regs[def][1];
3872 ir_reg op2_reg = ctx->regs[def][2];
3915 if (IR_REG_SPILLED(ctx->regs[def][0])) {
3924 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
3934 if (IR_REG_SPILLED(ctx->regs[def][0])) {
3982 ir_reg op2_reg = ctx->regs[insn->op3][2];
3986 mem = ir_fuse_mem(ctx, def, def, insn, ctx->regs[def][2]);
4052 ir_reg op2_reg = ctx->regs[insn->op2][2];
4113 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
4114 ir_reg op1_reg = ctx->regs[def][1];
4148 || if (ir_type_size[type] == 8 && ctx->regs[def][2] != IR_REG_NONE) {
4149 || ir_reg op2_reg = ctx->regs[def][2];
4161 if (IR_REG_SPILLED(ctx->regs[def][0])) {
4172 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
4173 ir_reg op1_reg = ctx->regs[def][1];
4204 || ir_reg op2_reg = ctx->regs[def][2];
4224 if (IR_REG_SPILLED(ctx->regs[def][0])) {
4235 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
4236 ir_reg op1_reg = ctx->regs[def][1];
4237 ir_reg tmp_reg = ctx->regs[def][3];
4271 || if (ir_type_size[type] == 8 && ctx->regs[def][2] != IR_REG_NONE) {
4272 || ir_reg op2_reg = ctx->regs[def][2];
4286 if (IR_REG_SPILLED(ctx->regs[def][0])) {
4303 mem = ir_fuse_mem(ctx, def, def, insn, ctx->regs[def][2]);
4328 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
4329 ir_reg op1_reg = ctx->regs[def][1];
4330 ir_reg op2_reg = ctx->regs[def][2];
4378 if (IR_REG_SPILLED(ctx->regs[def][0])) {
4390 ir_reg op2_reg = ctx->regs[insn->op3][2];
4394 mem = ir_fuse_mem(ctx, def, def, insn, ctx->regs[def][2]);
4439 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
4440 ir_reg op1_reg = ctx->regs[def][1];
4477 if (IR_REG_SPILLED(ctx->regs[def][0])) {
4496 mem = ir_fuse_mem(ctx, def, def, insn, ctx->regs[def][2]);
4529 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
4530 ir_reg op1_reg = ctx->regs[def][1];
4569 if (IR_REG_SPILLED(ctx->regs[def][0])) {
4580 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
4581 ir_reg op1_reg = ctx->regs[def][1];
4736 if (IR_REG_SPILLED(ctx->regs[def][0])) {
4747 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
4748 ir_reg op1_reg = ctx->regs[def][1];
4749 ir_reg tmp_reg = ctx->regs[def][2];
4751 || ir_reg const_reg = ctx->regs[def][3];
4866 if (IR_REG_SPILLED(ctx->regs[def][0])) {
4880 mem = ir_fuse_mem(ctx, def, def, insn, ctx->regs[def][2]);
4904 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
4905 ir_reg op1_reg = ctx->regs[def][1];
4919 if (IR_REG_SPILLED(ctx->regs[def][0])) {
4930 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
4931 ir_reg op1_reg = ctx->regs[def][1];
4949 if (IR_REG_SPILLED(ctx->regs[def][0])) {
4961 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
4962 ir_reg op1_reg = ctx->regs[def][1];
4963 ir_reg op2_reg = ctx->regs[def][2];
5058 if (IR_REG_SPILLED(ctx->regs[def][0])) {
5072 if (IR_REG_SPILLED(ctx->regs[def][0])) {
5087 if (IR_REG_SPILLED(ctx->regs[def][0])) {
5115 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
5116 ir_reg op1_reg = ctx->regs[def][1];
5195 if (IR_REG_SPILLED(ctx->regs[def][0])) {
5207 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
5208 ir_reg op1_reg = ctx->regs[def][1];
5209 ir_reg op2_reg = ctx->regs[def][2];
5312 if (IR_REG_SPILLED(ctx->regs[def][0])) {
5324 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
5325 ir_reg op1_reg = ctx->regs[def][1];
5326 ir_reg op2_reg = ctx->regs[def][2];
5419 if (IR_REG_SPILLED(ctx->regs[def][0])) {
5471 ir_reg op1_reg = ctx->regs[ref][1];
5472 ir_reg op2_reg = ctx->regs[ref][2];
5579 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
5580 ir_reg op1_reg = ctx->regs[def][1];
5581 ir_reg op2_reg = ctx->regs[def][2];
5598 if (IR_REG_SPILLED(ctx->regs[def][0])) {
5605 if (IR_REG_SPILLED(ctx->regs[def][0])) {
5617 if (IR_REG_SPILLED(ctx->regs[def][0])) {
5630 ir_reg op1_reg = ctx->regs[ref][1];
5631 ir_reg op2_reg = ctx->regs[ref][2];
5709 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
5714 if (IR_REG_SPILLED(ctx->regs[def][0])) {
5721 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
5725 if (IR_REG_SPILLED(ctx->regs[def][0])) {
5741 op1_reg = ctx->regs[cmp_ref][1];
5742 op2_reg = ctx->regs[cmp_ref][2];
5789 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
5790 ir_reg tmp_reg = ctx->regs[def][3];
5839 if (IR_REG_SPILLED(ctx->regs[def][0])) {
5995 ir_reg op1_reg = ctx->regs[insn->op2][1];
5996 ir_reg op2_reg = ctx->regs[insn->op2][2];
6066 ir_reg op2_reg = ctx->regs[def][2];
6120 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
6121 ir_reg op1_reg = ctx->regs[def][1];
6122 ir_reg op2_reg = ctx->regs[def][2];
6123 ir_reg op3_reg = ctx->regs[def][3];
6191 if (IR_REG_SPILLED(ctx->regs[def][0])) {
6238 if (IR_REG_SPILLED(ctx->regs[def][0])) {
6250 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
6251 ir_reg op2_reg = ctx->regs[def][2];
6252 ir_reg op3_reg = ctx->regs[def][3];
6402 if (IR_REG_SPILLED(ctx->regs[def][0])) {
6414 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
6415 ir_reg op2_reg = ctx->regs[def][2];
6416 ir_reg op3_reg = ctx->regs[def][3];
6501 if (IR_REG_SPILLED(ctx->regs[def][0])) {
6525 ir_reg op2_reg = ctx->regs[ref][2];
6541 ir_reg op2_reg = ctx->regs[ref][2];
6591 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
6592 ir_reg op1_reg = ctx->regs[def][1];
6676 if (IR_REG_SPILLED(ctx->regs[def][0])) {
6687 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
6688 ir_reg op1_reg = ctx->regs[def][1];
6774 if (IR_REG_SPILLED(ctx->regs[def][0])) {
6783 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
6784 ir_reg op1_reg = ctx->regs[def][1];
6801 if (IR_REG_SPILLED(ctx->regs[def][0])) {
6812 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
6813 ir_reg op1_reg = ctx->regs[def][1];
6936 if (IR_REG_SPILLED(ctx->regs[def][0])) {
6947 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
6948 ir_reg op1_reg = ctx->regs[def][1];
7095 if (IR_REG_SPILLED(ctx->regs[def][0])) {
7106 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
7107 ir_reg op1_reg = ctx->regs[def][1];
7237 if (IR_REG_SPILLED(ctx->regs[def][0])) {
7248 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
7249 ir_reg op1_reg = ctx->regs[def][1];
7318 if (IR_REG_SPILLED(ctx->regs[def][0])) {
7326 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
7327 ir_reg op1_reg = ctx->regs[def][1];
7345 if (def_reg != IR_REG_NONE && IR_REG_SPILLED(ctx->regs[def][0])) {
7353 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
7354 ir_reg op1_reg = ctx->regs[def][1];
7372 if (def_reg != IR_REG_NONE && IR_REG_SPILLED(ctx->regs[def][0])) {
7382 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
7392 if (IR_REG_SPILLED(ctx->regs[def][0])) {
7401 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
7414 if (IR_REG_SPILLED(ctx->regs[def][0])) {
7424 ir_reg op3_reg = ctx->regs[ref][3];
7453 ir_reg op3_reg = ctx->regs[ref][3];
7481 ir_reg op2_reg = ctx->regs[def][2];
7482 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
7502 if (IR_REG_SPILLED(ctx->regs[def][0]) && ir_is_same_spill_slot(ctx, def, mem)) {
7512 if (IR_REG_SPILLED(ctx->regs[def][0])) {
7520 ir_reg op2_reg = ctx->regs[def][2];
7521 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
7541 if (IR_REG_SPILLED(ctx->regs[def][0]) && ir_is_same_spill_slot(ctx, def, mem)) {
7551 if (IR_REG_SPILLED(ctx->regs[def][0])) {
7560 ir_reg op2_reg = ctx->regs[ref][2];
7561 ir_reg op3_reg = ctx->regs[ref][3];
7603 ir_reg addr_reg = ctx->regs[ref][2];
7610 ir_reg op1_reg = ctx->regs[insn->op3][1];
7611 ir_reg op2_reg = ctx->regs[insn->op3][2];
7645 ir_reg op2_reg = ctx->regs[ref][2];
7646 ir_reg op3_reg = ctx->regs[ref][3];
7699 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
7717 if (IR_REG_SPILLED(ctx->regs[def][0])
7728 ir_reg op2_reg = ctx->regs[ref][2];
7753 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
7776 ir_reg op2_reg = ctx->regs[def][2];
7800 if (IR_REG_SPILLED(ctx->regs[def][0])) {
7830 ir_reg op2_reg = ctx->regs[def][2];
7849 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
7853 if (IR_REG_SPILLED(ctx->regs[def][0])) {
7862 ir_reg op2_reg = ctx->regs[def][2];
7877 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
7884 if (IR_REG_SPILLED(ctx->regs[def][0])) {
7896 ir_reg op2_reg = ctx->regs[def][2];
7897 ir_reg tmp_reg = ctx->regs[def][3];
7929 ir_reg op2_reg = ctx->regs[def][2];
7930 ir_reg tmp_reg = ctx->regs[def][3];
7996 ir_reg tmp_reg = ctx->regs[def][1];
7997 ir_reg op2_reg = ctx->regs[def][2];
7998 ir_reg op3_reg = ctx->regs[def][3];
8030 ir_reg tmp_reg = ctx->regs[def][1];
8031 ir_reg op2_reg = ctx->regs[def][2];
8032 ir_reg op3_reg = ctx->regs[def][3];
8078 ir_reg def_reg = ctx->regs[def][0];
8079 ir_reg op2_reg = ctx->regs[def][2];
8080 ir_reg tmp_reg = ctx->regs[def][3];
8099 if (IR_REG_SPILLED(ctx->regs[def][0])) {
8107 ir_reg def_reg = ctx->regs[def][0];
8108 ir_reg op2_reg = ctx->regs[def][2];
8109 ir_reg tmp_reg = ctx->regs[def][3];
8154 if (IR_REG_SPILLED(ctx->regs[def][0])) {
8175 ir_reg op2_reg = ctx->regs[def][2];
8176 ir_reg tmp_reg = ctx->regs[def][3];
8738 ir_reg op2_reg = ctx->regs[def][2];
8775 def_reg = IR_REG_NUM(ctx->regs[def][0]);
8780 if (IR_REG_SPILLED(ctx->regs[def][0])) {
8788 def_reg = IR_REG_NUM(ctx->regs[def][0]);
8794 if (IR_REG_SPILLED(ctx->regs[def][0])) {
8825 if (IR_REG_SPILLED(ctx->regs[def][0])) {
8837 int32_t used_stack = ir_emit_arguments(ctx, def, insn, ctx->regs[def][1]);
8845 int32_t used_stack = ir_emit_arguments(ctx, def, insn, ctx->regs[def][1]);
8878 ir_reg op2_reg = ctx->regs[def][2];
8903 ir_reg op2_reg = ctx->regs[def][2];
9175 ir_reg op2_reg = ctx->regs[def][2];
9258 ir_reg op1_reg = ctx->regs[insn->op2][1];
9259 ir_reg op2_reg = ctx->regs[insn->op2][2];
9369 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
9406 if (IR_REG_SPILLED(ctx->regs[def][0])) {
9415 ir_reg reg = IR_REG_NUM(ctx->regs[def][0]);
9459 if (IR_REG_SPILLED(ctx->regs[def][0])) {
9468 ir_reg op3_reg = ctx->regs[def][3];
9469 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
9481 if (IR_REG_SPILLED(ctx->regs[def][0])) {
9490 ir_reg op3_reg = ctx->regs[def][3];
9491 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
9507 if (IR_REG_SPILLED(ctx->regs[def][0])) {
9516 ir_reg def_reg = IR_REG_NUM(ctx->regs[def][0]);
9521 | sub rsp, 16*8+16*8+8 /* CPU regs + SSE regs */
9562 | sub esp, 8*4+8*8+12 /* CPU regs + SSE regs */
9606 | add rsp, 32+16*8+16*8+16 /* shadow space + CPU regs + SSE regs */
9608 | add rsp, 16*8+16*8+16 /* CPU regs + SSE regs */
9610 | add esp, 8*4+8*8+16 /* CPU regs + SSE regs */
9616 if (IR_REG_SPILLED(ctx->regs[def][0])) {
9709 dst_reg = IR_REG_NUM(ctx->regs[use][0]);
9718 if (dst_reg != IR_REG_NONE && IR_REG_SPILLED(ctx->regs[use][0])) {
9752 if (ctx->regs[ref][0] == IR_REG_NONE) {
9753 ctx->regs[ref][0] = IR_REG_RAX;
9757 if (ctx->regs[ref][1] == IR_REG_NONE) {
9758 ctx->regs[ref][1] = IR_REG_XMM0;
9763 if (ctx->regs[ref][0] == IR_REG_NONE) {
9764 ctx->regs[ref][0] = IR_REG_RAX;
9768 if (ctx->regs[ref][1] == IR_REG_NONE) {
9769 ctx->regs[ref][1] = IR_REG_XMM0;
9886 ctx->regs = ir_mem_malloc(sizeof(ir_regs) * ctx->insns_count);
9887 memset(ctx->regs, IR_REG_NONE, sizeof(ir_regs) * ctx->insns_count);
9932 ctx->regs[i][0] = reg | IR_REG_SPILL_STORE;
9941 ctx->regs[i][0] = reg | IR_REG_SPILL_STORE;
10015 ctx->regs[i][constraints.tmp_regs[n].num] = reg;
10028 ir_reg reg = IR_REG_NUM(ctx->regs[i][0]);
10029 ctx->regs[i][1] = reg | IR_REG_SPILL_LOAD;
10036 ctx->regs[i][j] = reg | IR_REG_SPILL_LOAD;
10037 } else if (j > 1 && input == insn->op1 && ctx->regs[i][1] != IR_REG_NONE) {
10038 ctx->regs[i][j] = ctx->regs[i][1];
10042 ctx->regs[i][j] = reg | IR_REG_SPILL_LOAD;
