Lines Matching refs:T1
50 |.define T1, [sp, #0x10]
5610 | str FCARG1x, T1 // save
5626 | ldr FCARG1x, T1 // restore
5654 | str REG2, T1 // save
5681 | ldr REG2, T1 // restore
5684 | str FCARG1x, T1 // save
5689 | ldr FCARG1x, T1 // restore
5807 | str Rx(Z_REG(var_addr)), T1 // save
5813 | ldr Rx(Z_REG(var_addr)), T1 // restore
5940 | str Rx(tmp_reg), T1 // save
5946 | ldr FCARG1x, T1 // restore
5995 | str Rx(Z_REG(var_use_addr)), T1 // save
6002 | ldr Rx(Z_REG(var_use_addr)), T1 // restore
6080 | str Rx(Z_REG(op1_addr)), T1 // save
6085 | ldr Rx(Z_REG(op1_addr)), T1 // restore
6161 | str Rx(Z_REG(op1_addr)), T1 // save
6166 | ldr Rx(Z_REG(op1_addr)), T1 // restore
6281 | str Rx(Z_REG(op1_addr)), T1 // save
6295 | ldr Rx(Z_REG(op1_addr)), T1 // restore
7450 | str FCARG1x, T1 // save
7453 | ldr FCARG1x, T1 // restore
7468 | str RETVALw, T1 // save
7473 | ldr RETVALw, T1 // restore
7569 | str FCARG1x, T1 // save
7575 | ldr FCARG1x, T1 // restore
7841 | str RETVALw, T1 // save
7849 | ldr RETVALw, T1 // restore
8277 | str REG0, T1 // save
8279 | ldr REG0, T1 // restore
8576 | ldr REG1, T1
8931 | str FCARG1x, T1 // save
9013 | ldr FCARG1x, T1 // restore
9883 | str REG0, T1 // save
9896 | ldr REG1, T1 // restore
10467 | str REG0w, T1 // save
10470 | ldr REG1w, T1 // restore
10540 | str REG0w, T1 // save
10543 | ldr REG1w, T1 // restore
11482 | str Rx(Z_REG(op1_addr)), T1 // save
11498 | ldr Rx(Z_REG(op1_addr)), T1 // restore