Lines Matching refs:IS_REG
582 || } else if (Z_MODE(addr) == IS_REG) {
603 || } else if (Z_MODE(addr) == IS_REG) {
648 || } else if (Z_MODE(addr) == IS_REG) {
662 || if (Z_MODE(addr) != IS_REG || reg != Z_REG(addr)) {
676 || } else if (Z_MODE(addr) == IS_REG) {
719 || if (Z_MODE(addr) == IS_REG) {
734 || } else if (Z_MODE(addr) == IS_REG) {
789 || } else if (Z_MODE(addr) == IS_REG) {
799 || } else if (Z_MODE(op1_addr) == IS_REG) {
818 || } else if (Z_MODE(op1_addr) == IS_REG) {
851 || } else if (Z_MODE(addr) == IS_REG) {
911 || if (Z_MODE(addr) == IS_REG) {
922 || zend_reg dst_reg = (Z_MODE(dst_addr) == IS_REG) ? Z_REG(dst_addr) : ZREG_XMM0;
939 || zend_reg dst_reg = (Z_MODE(dst_addr) == IS_REG) ? Z_REG(dst_addr) : ZREG_XMM0;
942 || } else if (Z_LVAL_P(zv) == 0 && Z_MODE(dst_addr) == IS_REG) {
947 || if (Z_MODE(dst_addr) == IS_REG) {
975 || zend_reg dst_reg = (Z_MODE(dst_addr) == IS_REG) ?
976 || Z_REG(dst_addr) : ((Z_MODE(res_addr) == IS_REG) ? Z_REG(res_addr) : ZREG_XMM0);
994 || if (Z_MODE(dst_addr) == IS_REG) {
997 || } else if (Z_MODE(res_addr) == IS_REG) {
1005 || } else if (Z_LVAL_P(zv) == 0 && (Z_MODE(dst_addr) == IS_REG || Z_MODE(res_addr) == IS_REG)) {
1006 || if (Z_MODE(dst_addr) == IS_REG) {
1016 || if (Z_MODE(dst_addr) == IS_REG) {
1019 || } else if (Z_MODE(res_addr) == IS_REG) {
1027 || } else if (Z_MODE(dst_addr) == IS_REG) {
1030 || } else if (Z_MODE(res_addr) == IS_REG) {
1038 || if (Z_MODE(dst_addr) == IS_REG) {
1041 || } else if (Z_MODE(res_addr) == IS_REG) {
1090 || if (Z_MODE(src_addr) == IS_REG) {
1091 || if (Z_MODE(dst_addr) != IS_REG || Z_REG(dst_addr) != Z_REG(src_addr)) {
1094 || } else if (Z_MODE(dst_addr) == IS_REG) {
1101 || if (Z_MODE(src_addr) == IS_REG) {
1103 || } else if (Z_MODE(dst_addr) == IS_REG) {
1136 || if (Z_MODE(src_addr) == IS_REG) {
1137 || if (Z_MODE(dst_addr) != IS_REG || Z_REG(dst_addr) != Z_REG(src_addr)) {
1140 || if (Z_MODE(res_addr) != IS_REG || Z_REG(res_addr) != Z_REG(src_addr)) {
1143 || } else if (Z_MODE(dst_addr) == IS_REG) {
1145 || if (Z_MODE(res_addr) != IS_REG || Z_REG(res_addr) != Z_REG(dst_addr)) {
1148 || } else if (Z_MODE(res_addr) == IS_REG) {
1157 || if (Z_MODE(src_addr) == IS_REG) {
1160 || } else if (Z_MODE(dst_addr) == IS_REG) {
1163 || } else if (Z_MODE(res_addr) == IS_REG) {
3834 ZEND_ASSERT(Z_MODE(src) == IS_REG);
3856 ZEND_ASSERT(Z_MODE(dst) == IS_REG);
3886 if (Z_MODE(src) == IS_REG && Z_STORE(src)) {
3895 if (Z_MODE(src) == IS_REG && Z_STORE(src)) {
3901 if (Z_MODE(old) != IS_REG || Z_LOAD(old) || Z_STORE(old)) {
3920 if ((op_type & (IS_TMP_VAR|IS_VAR)) && Z_MODE(addr) == IS_REG && !Z_LOAD(addr) && !Z_STORE(addr)) {
3930 if (Z_MODE(src) == IS_REG) {
3931 if (Z_MODE(dst) == IS_REG) {
3966 if (Z_MODE(dst) == IS_REG) {
3976 } else if (Z_MODE(dst) == IS_REG && Z_STORE(dst)) {
4268 if (Z_MODE(op1_def_addr) == IS_REG) {
4270 } else if (Z_MODE(op1_addr) == IS_REG && Z_LAST_USE(op1_addr)) {
4341 if (Z_MODE(res_addr) == IS_REG && (res_info & MAY_BE_LONG)) {
4349 } else if (Z_MODE(op1_addr) == IS_REG && Z_LAST_USE(op1_addr) && !may_overflow) {
4362 if (Z_MODE(op1_addr) == IS_REG && !may_overflow) {
4378 if (Z_MODE(op2_addr) == IS_REG && !may_overflow) {
4398 Z_MODE(op1_addr) == IS_REG &&
4404 Z_MODE(op2_addr) == IS_REG &&
4410 Z_MODE(op1_addr) == IS_REG &&
4443 if (Z_MODE(res_addr) == IS_REG && result_reg != Z_REG(res_addr)) {
4479 if ((sizeof(void*) == 8 || Z_MODE(res_addr) != IS_REG) &&
4485 if (Z_MODE(res_addr) == IS_REG) {
4498 if (Z_MODE(res_addr) == IS_REG) {
4543 (Z_MODE(res_addr) == IS_REG) ? Z_REG(res_addr) : ZREG_XMM0;
4597 …&& (Z_MODE(res_addr) != IS_REG || Z_MODE(op1_addr) != IS_REG || Z_REG(res_addr) != Z_REG(op1_addr)…
4598 if (Z_MODE(res_addr) == IS_REG) {
4621 if (Z_MODE(res_addr) == IS_REG) {
4624 } else if (Z_MODE(op1_addr) == IS_REG && Z_LAST_USE(op1_addr)) {
4634 if (Z_MODE(op1_addr) == IS_REG) {
4683 if (Z_MODE(res_addr) == IS_REG) {
4685 } else if (Z_MODE(op1_addr) == IS_REG && Z_LAST_USE(op1_addr)) {
4687 } else if (zend_is_commutative(opcode) && Z_MODE(op2_addr) == IS_REG && Z_LAST_USE(op2_addr)) {
4697 if (Z_MODE(op1_addr) == IS_REG) {
4700 } else if (Z_MODE(op2_addr) == IS_REG && zend_is_commutative(opcode)) {
4720 if (Z_MODE(op1_addr) != IS_REG && Z_MODE(op2_addr) == IS_REG && zend_is_commutative(opcode)) {
4914 if (Z_MODE(res_addr) == IS_REG) {
4920 if (Z_MODE(op1_addr) == IS_REG) {
4928 if (Z_MODE(op2_addr) == IS_REG) {
4968 if (Z_MODE(res_addr) == IS_REG) {
5047 } else if (Z_MODE(res_addr) == IS_REG) {
5054 } else if (Z_MODE(op1_addr) == IS_REG && Z_LAST_USE(op1_addr)) {
5082 } else if (Z_MODE(op1_addr) == IS_REG && op2_lval == 1) {
5089 if (Z_MODE(op2_addr) != IS_REG || Z_REG(op2_addr) != ZREG_RCX) {
5130 if (Z_MODE(op2_addr) != IS_REG || Z_REG(op2_addr) != ZREG_RCX) {
5208 } else if (Z_MODE(op2_addr) == IS_REG) {
5225 } else if (Z_MODE(op2_addr) == IS_REG) {
5255 } else if (Z_MODE(op2_addr) == IS_REG) {
5280 if (Z_MODE(res_addr) != IS_REG || Z_REG(res_addr) != result_reg) {
5298 if (Z_MODE(res_addr) == IS_REG) {
5304 if (Z_MODE(op1_addr) == IS_REG) {
5312 if (Z_MODE(op2_addr) == IS_REG) {
5360 if (Z_MODE(res_addr) == IS_REG) {
6018 if (Z_MODE(var_addr) == IS_REG || Z_REG(var_addr) != ZREG_R0) {
6313 if (Z_MODE(var_addr) == IS_REG || Z_REG(var_use_addr) != ZREG_R0) {
6352 if (Z_MODE(val_addr) == IS_REG) {
7102 if (Z_MODE(op1_addr) != IS_REG &&
7103 (Z_MODE(op2_addr) == IS_REG ||
7107 } else if (Z_MODE(op1_addr) == IS_REG) {
7113 } else if (Z_MODE(op2_addr) == IS_REG) {
7721 if (Z_MODE(op1_addr) == IS_REG) {
7723 } else if (Z_MODE(op2_addr) == IS_REG) {
8043 if (Z_MODE(op1_addr) == IS_REG) {
8050 if (Z_MODE(op2_addr) == IS_REG) {
8256 if (Z_MODE(op1_addr) == IS_REG) {
8266 if (Z_MODE(op2_addr) == IS_REG) {
8756 if (Z_MODE(op1_addr) == IS_REG) {
8991 if (Z_MODE(op1_def_addr) == IS_REG && Z_MODE(op1_addr) != IS_REG) {
9016 if (Z_MODE(op2_def_addr) == IS_REG && Z_MODE(op2_addr) != IS_REG) {
9021 if (Z_MODE(op1_addr) != IS_REG
9022 && Z_MODE(op1_use_addr) == IS_REG
11006 if (Z_MODE(op1_def_addr) == IS_REG && Z_MODE(op1_addr) != IS_REG) {
11783 if (Z_MODE(op1_addr) == IS_REG) {
11798 if (Z_MODE(op1_addr) == IS_REG && Z_REG(op1_addr) == ZREG_R1) {
